8255 İle Kart Tasarımı

|

8255 İLE KART TASARIMI Bu entegre en basit manada saklayıcılardan (register) oluşan bir arabirimdir. Dış dünya ile haberleşmesi, her biri 8-bit olan A,B,C portları yoluyla yapılır. Mikroişlemci ile haberleşmesi D0 – D7 hatları ile olmaktadır. 8255 in içinde bu üç portun programlanması için kullanılan kontrol saklayıcısı adı verilen özel bir saklayıcı vardır. Bu kontrol saklayıcısı ile beraber 8255 toplam 4 saklayıcıya sahiptir.Bir 8255 üzerinde bir işlem yapılabilmesi için önce 8255 in CS girişine lojik 0 uygulanarak bu entegrenin seçilmesi gerekir. İçindeki 4 saklayıcıdan birinin seçimi ise A0 – A1 adres girişleri ile belirlenir. Entegrenin seçilip içindeki saklayıcının da belirlenmesinden sonra, seçili saklayıcı üzerinde yapılacak işlemi RD veya WR girişlerinden birine uygulanan sinyal belirler. 8255 geniş bir kullanım alanı olan, çoğu mikroişlemcili sistemlerde kullanılabilen programlanabilir, genel amaçlı ve önemli bir paralel I/O birimidir. Basit I/O dan kesmeli I/O ya kadar değişik durumlarda veri transferi için programlanabilir. Esnek ve çok yönlü olup birden fazla I/O portu gerektiğinde ekonomiktir.8255 24 I/O ucuna sahiptir. Bunlar temel olarak iki tane 8-bit paralel port A ve port B ve port C dir. Port C nin 8-biti bütün olarak veya 4-bitlik iki port olarak da kullanılabilir. Bu portların işlevi 8255 in dördüncü saklayıcısı olan kontrol saklayıcısına kontrol kelimesinin yazılmasıyla belirlenir.Bir 8255 dış dünya ile haberleşmede kullanılan iki tane 8-bit porta ve iki tanede 4-bit porta, mikroişlemci ile haberleşmesini sağlayan 8-bit veri yoluna D0 – D7 ve entegrenin seçimi, okuma/yazma,port seçimi ve resetleme kontrolüne ait uçlara sahiptir yukarıdaki tabloda bu uçlar ve görevleri verilmiştir.

Bir 8255 i kontrol etmek için 6 giriş bulunur. Bunların görevleri şu şekildedir.

RD: Bu kontrol sinyali okuma içindir. Bu sinyal düşük (lojik 0) olduğunda mikroişlemci 8255 in seçilmiş bir I/O potundan veriyi okur.

WR: Bu Kontrol sinyali yazma içindir. Bu sinyal düşük (lojik 0) olduğunda mikroişlemci 8255 in seçilmiş I/O portuna veya kontrol saklayıcısına yazar.

RESET: Bu aktif yüksek (lojik 1) bir sinyaldir. Kontrol saklayıcısını temizler ve giriş modunda bütün portları 1’ler.

CS, A0 – A1: Bunlar entegre ve port seçim sinyalleridir. CS kodu çözülmüş bir adrese (bir kod çözücünün çıkışına) ve A0 ve A1 ise genellikle mikroişlemcinin A0 ve A1 adres hatlarına bağlanır. CS sinyali ana entegre seçin sinyalidir ve A0 ve A1 I/O portlarından birini veya kontrol saklayıcısını aşağıda gösterildiği gibi belirler.

CS

A1

A0

Seçilen

0

0

0

Port A

0

0

1

Port B

0

1

0

Port C

0

1

1

Kontrol Saklayıcısı

1

X

X

8255 seçilmez….

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image002.jpg[/IMG]

Aşağıdaki şekilde 8255 in kontrol saklayıcısına yazılan kontrol kelimesindeki D7 bitine göre belirlenen BSR veya I/O modunda ki bir 8255 in bütün çalışma durumlarını gösterir.

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image003.jpg[/IMG]

Buradaki şekilde de 8255 in tüm fonksiyonları gözükmektedir. Bu fonksiyonlar iki moda göre sınıflandırılmıştır: Bit Set/Reset (BSR) modu ve I/O modu. BSR modu C portundaki bitleri 1’lemek veya 0’lamak için kullanılır. I/O modu ise Mod 0, Mod 1 ve Mod 2 olarak üçe ayrılır.

Mod 0 da bütün portlar basit I/O portları olarak kullanılır. Mod 1 el sıkışmalı (Handshake) I/O modudur. Bu mod da Port A ve Port B, Port C’ nin bitlerini karşılıklı haberleşme sinyalleri olarak kullanır. Handshake I/O modunda iki çeşit veri transferi gerçekleştirilebilir: durum kontrolü ve kesmeli. Mod 2 de Port A, Port C den karşılıklı haberleşme sinyalleri kullanarak iki yönlü veri transferi yapacak şekilde ve Port B de Mod 0 veya Mod 1 de çalışmaya programlanabilir.

Aşağıda ise 8255 in kontrol saklayıcısı görülmektedir. Bu saklayıcının içeriği kontrol kelimesi (control word) olarak adlandırılır ve her port için bir I/O fonksiyonu belirler. CS hattı lojik 0 olup 8255 seçildikten sonra A0 ve A1 lojik 1 iken bir kontrol kelimesi yazmak için bu saklayıcı erişilebilir. Bu saklayıcı okuma işlemi için erişilemez.

Kontrol saklayıcısının D7 biti hem I/O hem de BSR fonksiyonlarını belirler. D7=1 ise D6–D0 bitleri çeşitli modlardaki I/O işlemlerini belirler. D7=0 ise Port C BSR modunda çalışır. Bir BSR kontrol kelimesi Port A ve Port B yi etkilemez.

Bir mikroişlemcinin 8255 üzerinden harici birimlerle haberleşmesinde aşağıdaki üç adım uygulanır.

Entegre seçme lojiği ve A0—A1 adres hatlarına göre A,B,C portlarının ve kontrol saklayıcısının adresleri belirlenir.

Kontrol saklayıcısına bir kontrol kelimesi yazılır.

A,B,C portları üzerinden çevre birimlerle haberleşme için I/O komutları yazılır.

Sonuç olarak burada devrede kullanılan programlanabilir bir çevre birimi olan 8255 hakkında gerekli bilgiler sunulmuştur. Bu bilgiler ışığında herhangi bir port çoğullama ihtiyacını 8255 aracılığı ile rahatlıkla gerçekleştirebiliriz.

Aşağıdaki blok diyagramında görüldüğü gibi 8255 ile port oluşturmak için 8255 ile ISA yuvası arasında çeşitli arabirim kullanmak gerekir.

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image005.jpg[/IMG]

adet

Malzemenin ismi

1

8255

2

74LS154

2

74LS244

1

74LS688

1

74LS04

1

74LS08

1

74LS32

1

74LS245

74LS154 (4×16 DECODER/DEMULTPLEXER ):

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image007.jpg[/IMG]

74LS154 entegresi G1 ve G2 uçları lojik 0 olduğunda aktif olur. Ayrıca bu entegrenin çıkışları invörslüdür. Çıkışlar invörslü olduğu için girişe uygulanan her binary sayı değerine karşılık çıkışta sadece bir tane uç lojik0 diğerleri lojik1 durumunu alır. Çıkıştaki bacakların her biri tek bir giriş değerinde lojik0 olurlar.

74LS244 ( TREE STATE BUFFER):

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image009.jpg[/IMG]

8 adet giriş ve 8 adet çıkış bacakları vardır. G1 ve G2 olmak üzere iki adet enble bacakları vardır. G1 ve G2 lojik0 olduğunda entegre aktif durumdadır. Bu entegrede bilgi akış yönü sadece bir yönde olur. Diğer yönde entegre yüksek empedans gösterir.

74LS245( ÇİFT YÖNLÜ BUFFER ):

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image011.jpg[/IMG]

Bu entegrede çift yönlü bilgi akışı olabilir. Bilginin akış yönünün belirlenmesi DIR ucuna uygulanan lojik seviyeye bağlı olarak ayarlana bilir. 8 adet giriş ve 8adet çıkış uçları vardır.

74LS688 ( 8 BIT MAGNITUDE COMPARATOR ):

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image013.jpg[/IMG]

Bu entegere 8 bitlik iki sayıyı karşılaştırmaya yarar.

P=Q ise çıkış LOW

P<Q ise çıkış HİGH

P>Q ise çıkış HİGH

74LS04 (İNVERTER);

Grişine uygulanan lojik seviyenin tersini çıkışta gösterir yani giriş sinyalini terslendirir.

74LS08 (İKİ GİRİŞLİ AND);

Bu entegrenin içinde 4 adet iki girişli and kapısı bulunmaktadır. And kapılarında çıkış, giriş uçları sadece lojik1 olduğunda lojik1 olur. Diğer durumlarda lojik 0 olur.

74LS32 (İKİ GİRİŞLİ OR)

Bu entegrenin içinde 4 adet iki girişli OR kapısı bulunmaktadır. OR kapılarında çıkış, giriş uçları sadece lojik0 olduğunda lojik0 olur. Diğer durumlarda lojik1 olur.

8255 İLE YAPACAĞIMIZ KARTIN DEVRESİ:

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image014.jpg[/IMG]

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image015.jpg[/IMG]

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image016.jpg[/IMG]

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image017.jpg[/IMG]

ISA SLOTUNUN YAPISI:

A1

/I/O CH CK

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

I/O channel check; active low=parity error

A2

D7

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 7

A3

D6

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 6

A4

D5

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 5

A5

D4

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 4

A6

D3

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 3

A7

D2

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 2

A8

D1

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 1

A9

D0

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 0

A10

I/O CH RDY

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

I/O Channel ready, pulled low to lengthen memory cycles

A11

AEN

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address enable; active high when DMA controls bus

A12

A19

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 19

A13

A18

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 18

A14

A17

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 17

A15

A16

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 16

A16

A15

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 15

A17

A14

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 14

A18

A13

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 13

A19

A12

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 12

A20

A11

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 11

A21

A10

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 10

A22

A9

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 9

A23

A8

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 8

A24

A7

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 7

A25

A6

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 6

A26

A5

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 5

A27

A4

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 4

A28

A3

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 3

A29

A2

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 2

A30

A1

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 1

A31

A0

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 0

B1

GND

Ground

B2

RESET

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Active high to reset or initialize system logic

B3

+5V

+5 VDC

B4

IRQ2

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 2

B5

-5VDC

-5 VDC

B6

DRQ2

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 2

B7

-12VDC

-12 VDC

B8

/NOWS

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

No WaitState

B9

+12VDC

+12 VDC

B10

GND

Ground

B11

/SMEMW

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

System Memory Write

B12

/SMEMR

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

System Memory Read

B13

/IOW

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

I/O Write

B14

/IOR

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

I/O Read

B15

/DACK3

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 3

B16

DRQ3

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 3

B17

/DACK1

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 1

B18

DRQ1

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 1

B19

/REFRESH

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Refresh

B20

CLOCK

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

System Clock (67 ns, 8-8.33 MHz, 50% duty cycle)

B21

IRQ7

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 7

B22

IRQ6

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 6

B23

IRQ5

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 5

B24

IRQ4

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 4

B25

IRQ3

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 3

B26

/DACK2

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 2

B27

T/C

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Terminal count; pulses high when DMA term. count reached

B28

ALE

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address Latch Enable

B29

+5V

+5 VDC

B30

OSC

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

High-speed Clock (70 ns, 14.31818 MHz, 50% duty cycle)

B31

GND

Ground

C1

SBHE

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

System bus high enable (data available on SD8-15)

C2

LA23

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 23

C3

LA22

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 22

C4

LA21

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 21

C5

LA20

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 20

C6

LA18

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 19

C7

LA17

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 18

C8

LA16

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Address bit 17

C9

/MEMR

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Memory Read (Active on all memory read cycles)

C10

/MEMW

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Memory Write (Active on all memory write cycles)

C11

SD08

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 8

C12

SD09

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 9

C13

SD10

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 10

C14

SD11

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 11

C15

SD12

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 12

C16

SD13

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 13

C17

SD14

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 14

C18

SD15

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Data bit 15

D1

/MEMCS16

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Memory 16-bit chip select (1 wait, 16-bit memory cycle)

D2

/IOCS16

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

I/O 16-bit chip select (1 wait, 16-bit I/O cycle)

D3

IRQ10

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 10

D4

IRQ11

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 11

D5

IRQ12

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 12

D6

IRQ15

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 15

D7

IRQ14

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Interrupt Request 14

D8

/DACK0

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 0

D9

DRQ0

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 0

D10

/DACK5

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 5

D11

DRQ5

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 5

D12

/DACK6

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 6

D13

DRQ6

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 6

D14

/DACK7

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Acknowledge 7

D15

DRQ7

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

DMA Request 7

D16

+5 V

D17

/MASTER

[IMG]file:///C:/DOCUME%7E1/Yasin/LOCALS%7E1/Temp/msohtml1/01/clip_image018.gif[/IMG]

Used with DRQ to gain control of system

D18

GND

Ground

BİLGİSAYARDAKİ I/O PORT ADRESLERİ:

Port (hex)

Port Assignments

000-00F

DMA Controller

010-01F

DMA Controller (PS/2)

020-02F

Master Programmable Interrupt Controller (PIC)

030-03F

Slave PIC

040-05F

Programmable Interval Timer (PIT)

060-06F

Keyboard Controller

070-071

Real Time Clock

080-083

DMA Page Register

090-097

Programmable Option Select (PS/2)

0A0-0AF

PIC #2

0C0-0CF

DMAC #2

0E0-0EF

Reserved

0F0-0FF

Math coprocessor, PCJr Disk Controller

100-10F

Programmable Option Select (PS/2)

110-16F

AVAILABLE

170-17F

Hard Drive 1 (AT)

180-1EF

AVAILABLE

1F0-1FF

Hard Drive 0 (AT)

200-20F

Game Adapter

210-217

Expansion Card Ports

220-26F

AVAILABLE

278-27F

Parallel Port 3

280-2A1

AVAILABLE

2A2-2A3

Clock

2B0-2DF

EGA/Video

2E2-2E3

Data Acquisition Adapter (AT)

2E8-2EF

Serial Port COM4

2F0-2F7

Reserved

2F8-2FF

Serial Port COM2

300-31F

Prototype Adapter, Periscope Hardware Debugger

320-32F

AVAILABLE

330-33F

Reserved for XT/370

340-35F

AVAILABLE

360-36F

Network

370-377

Floppy Disk Controller

378-37F

Parallel Port 2

380-38F

SDLC Adapter

390-39F

Cluster Adapter

3A0-3AF

Reserved

3B0-3BF

Monochrome Adapter

3BC-3BF

Parallel Port 1

3C0-3CF

EGA/VGA

3D0-3DF

Color Graphics Adapter

3E0-3EF

Serial Port COM3

3F0-3F7

Floppy Disk Controller

3F8-3FF

Serial Port COM1

Previous

81 Yılından Bir Fotoğraf

Adana Ve Çevresinde Gelenek Ve Görenekler

Next

Yorum yapın